Norint paversti a, reikia atlikti šimtus procesųvaflįį puslaidininkį. Vienas iš svarbiausių procesų yraofortas- tai yra, raižyti smulkius grandinės modeliusvaflį. Sėkmėofortasprocesas priklauso nuo įvairių kintamųjų valdymo nustatytame paskirstymo diapazone, o kiekviena ėsdinimo įranga turi būti paruošta veikti optimaliomis sąlygomis. Mūsų ėsdinimo proceso inžinieriai naudoja puikią gamybos technologiją, kad užbaigtų šį išsamų procesą.
SK Hynix naujienų centras apklausė Icheon DRAM Front Etch, Middle Etch ir End Etch techninių komandų narius, kad sužinotų daugiau apie jų darbą.
Etch: Kelionė į produktyvumo didinimą
Puslaidininkių gamyboje ėsdinimas reiškia raštų raižymą ant plonų plėvelių. Raštai purškiami naudojant plazmą, kad susidarytų galutinis kiekvieno proceso etapo kontūras. Pagrindinis jo tikslas – tobulai pateikti tikslius raštus pagal maketą ir išlaikyti vienodus rezultatus visomis sąlygomis.
Jei nusodinimo ar fotolitografijos procese kyla problemų, jas galima išspręsti selektyvaus ėsdinimo (Etch) technologija. Tačiau jei ėsdinimo proceso metu kažkas negerai, padėtis negali būti pakeista. Taip yra todėl, kad ta pati medžiaga negali būti užpildyta graviruotoje srityje. Todėl puslaidininkių gamybos procese ėsdinimas yra labai svarbus siekiant nustatyti bendrą išeigą ir produkto kokybę.
Išgraviravimo procesą sudaro aštuoni etapai: ISO, BG, BLC, GBL, SNC, M0, SN ir MLM.
Pirma, ISO (izoliavimo) pakopa išgraviruoja (Etch) silicį (Si) ant plokštelės, kad būtų sukurta aktyvi ląstelės sritis. BG (Buried Gate) etapas sudaro eilutės adreso eilutę (Word Line) 1 ir vartus elektroniniam kanalui sukurti. Tada BLC (Bit Line Contact) etapas sukuria ryšį tarp ISO ir stulpelio adreso eilutės (Bit Line) 2 langelio srityje. GBL (Peri Gate + Cell Bit Line) etapas vienu metu sukurs ląstelių stulpelio adreso eilutę ir vartus periferijoje 3.
SNC (Storage Node Contract) pakopa ir toliau kuria ryšį tarp aktyvios srities ir saugojimo mazgo 4. Vėliau M0 (Metal0) pakopa sudaro periferinio S/D (Storage Node) 5 prijungimo taškus ir prisijungimo taškus. tarp stulpelio adreso eilutės ir saugojimo mazgo. SN (Storage Node) etapas patvirtina įrenginio talpą, o sekantis MLM (daugiasluoksnis metalas) etapas sukuria išorinį maitinimo šaltinį ir vidinius laidus, ir baigiamas visas ėsdinimo (Etch) inžinerinis procesas.
Atsižvelgiant į tai, kad ėsdinimo (Etch) technikai yra daugiausia atsakingi už puslaidininkių modeliavimą, DRAM skyrius yra padalintas į tris komandas: Front Etch (ISO, BG, BLC); Middle Etch (GBL, SNC, M0); End Etch (SN, MLM). Šios komandos taip pat skirstomos pagal gamybos ir įrangos pozicijas.
Gamybinės pozicijos yra atsakingos už padalinių gamybos procesų valdymą ir tobulinimą. Gamybos pozicijos vaidina labai svarbų vaidmenį gerinant derlių ir produktų kokybę taikant kintamą kontrolę ir kitas gamybos optimizavimo priemones.
Įrangos pozicijos yra atsakingos už gamybos įrangos valdymą ir stiprinimą, kad būtų išvengta problemų, kurios gali kilti ėsdinimo proceso metu. Pagrindinė įrangos pozicijų pareiga yra užtikrinti optimalų įrangos veikimą.
Nors atsakomybės aiškios, visos komandos dirba siekdamos bendro tikslo – tai yra, valdyti ir tobulinti gamybos procesus bei susijusią įrangą, siekiant pagerinti produktyvumą. Šiuo tikslu kiekviena komanda aktyviai dalijasi savo pasiekimais ir tobulintinomis sritimis, bendradarbiauja siekdama gerinti verslo rezultatus.
Kaip susidoroti su miniatiūrizacijos technologijos iššūkiais
SK Hynix pradėjo masinę 8Gb LPDDR4 DRAM produktų, skirtų 10nm (1a) klasės procesui, gamybą 2021 m. liepos mėn.
Puslaidininkinės atminties grandinės modeliai įžengė į 10 nm erą, o po patobulinimų viena DRAM gali talpinti apie 10 000 elementų. Todėl net ir ėsdinimo procese proceso marža yra nepakankama.
Jei susidariusi skylė (Hole) 6 yra per maža, ji gali pasirodyti „neatidaryta“ ir užblokuoti apatinę lusto dalį. Be to, jei susidariusi skylė yra per didelė, gali atsirasti „tiltas“. Kai tarpas tarp dviejų skylių yra nepakankamas, atsiranda „tiltas“, dėl kurio vėlesniuose etapuose kyla abipusio sukibimo problemų. Vis labiau tobulėjant puslaidininkiams, skylių dydžių verčių diapazonas palaipsniui mažėja, ir ši rizika palaipsniui bus pašalinta.
Siekdami išspręsti minėtas problemas, ėsdinimo technologijų ekspertai toliau tobulina procesą, įskaitant proceso receptūros ir APC7 algoritmo modifikavimą bei naujų ėsdinimo technologijų, tokių kaip ADCC8 ir LSR9, diegimą.
Klientų poreikiams vis įvairėjant, išryškėjo dar vienas iššūkis – kelių produktų gamybos tendencija. Norint patenkinti tokius klientų poreikius, kiekvienam gaminiui reikia atskirai nustatyti optimizuotas proceso sąlygas. Tai labai ypatingas iššūkis inžinieriams, nes jiems reikia, kad masinės gamybos technologija atitiktų tiek susiklosčiusių sąlygų, tiek įvairių sąlygų poreikius.
Šiuo tikslu Etch inžinieriai pristatė „APC offset“10 technologiją, skirtą įvairioms išvestinėms priemonėms, pagrįstoms pagrindiniais produktais (pagrindiniais produktais), valdyti, taip pat sukūrė ir naudojo „T indekso sistemą“, skirtą įvairiems produktams visapusiškai valdyti. Šių pastangų dėka sistema buvo nuolat tobulinama, kad atitiktų kelių produktų gamybos poreikius.
Paskelbimo laikas: 2024-07-16